• 6570阅读
  • 11回复

capture16.6元件自动放到连线上怎样设置 [复制链接]

上一主题 下一主题
离线yangfu
 

只看楼主 正序阅读 使用道具 楼主  发表于: 2012-11-09

在cadence16.5中,把一个电阻直接插入到连线上时,capture自动将电阻两引脚之间的连线删除,16.6中虽然电阻放到连线上了,可是引脚间的连线还在,就像把电阻短路一样,怎么设置?谢谢!
见附图

离线yangfu

只看该作者 11楼 发表于: 2012-12-26
呵呵,谢谢版主的答复,capture界面是没问题,可是仿真之后,在probe窗口中的图标是被拉长了,就像楼主位的贴图,其实对仿真功能并没有影响,只是看着挺别扭。。。
离线huxiao119

只看该作者 10楼 发表于: 2012-12-26
不会啊,我们打个补丁就好了~
Cadence --- Capture CIS Allegro PSpice FSP SI
离线yangfu

只看该作者 9楼 发表于: 2012-12-25
刚刚试了一下,打完补丁后还是一楼那样的图标。。。
离线yangfu

只看该作者 8楼 发表于: 2012-12-24
好的,谢谢班主的解答!
离线huxiao119

只看该作者 7楼 发表于: 2012-12-19
打个补丁就好了。
Cadence --- Capture CIS Allegro PSpice FSP SI
离线yangfu

只看该作者 6楼 发表于: 2012-11-13
非常感谢版主的解答!
呵呵,可能我记错了。。。因为是以前用到过这个功能,最近想起来,想比较一下。

第二个图中的小图标变形是怎么回事呢?
离线huxiao119

只看该作者 5楼 发表于: 2012-11-13
好像没有这个功能啊,都需要手动删除的。
Cadence --- Capture CIS Allegro PSpice FSP SI
离线pzt648485640

只看该作者 4楼 发表于: 2012-11-12
我也想知道是怎么回事,期待版主回答,TKS
离线as222738

只看该作者 地板  发表于: 2012-11-12
这个问题我也碰到过,确实很烦人
快速回复
限100 字节
如果您在写长篇帖子又不马上发表,建议存为草稿
 
上一个 下一个